[发明专利]存储单元及备有该存储单元的非易失性半导体存储器

摘要

提供一种能使用低压电源进行可靠性高的高速读出工作、且能以低成本制造的非易失性半导体存储器。存储单元阵列104包括存储单元晶体管MC和与各存储单元晶体管对应的单元选择晶体管MS。存储单元SG译码器114将电位供给与所选择的行对应的单元选择线ML。单元选择晶体管MS利用单元选择线ML的电位,对通过存储单元晶体管MC流过位线和源线之间的电流的导通路径进行通断。其结果,在读出工作时能抑制来自非选择的存储单元晶体管的漏泄电流的影响。

主权项

1．一种在半导体衬底上形成的非易失性半导体存储器，其特征在于：备有：沿多个行和多个列配置的多个存储单元；分别对应于上述多个行设置的多条字线；分别对应于上述多个列设置的多条位线；以及供给第一电位的源线，上述多个存储单元各包括：存储单元晶体管；以及MOS晶体管，上述各存储单元晶体管包括：由对应的上述字线控制电位的控制栅；由上述控制栅电位进行控制、互相呈导通/非导通状态的源及漏；以及浮栅，上述各MOS晶体管通过对应的上述存储单元晶体管，有选择地对流过上述位线和上述第一电位之间的电流的导通路径进行通断，属于同一行的上述多个MOS晶体管共同具有栅层，还分别对应于上述同一行备有多条金属布线，上述多条金属布线的各条将具有多个连接孔的绝缘膜夹在中间而布置在对应的上述栅层的上方，上述各金属布线通过各自对应的上述连接孔与对应的上述栅层连接，还备有响应外部地址信号、将电位有选择地供给上述各金属布线的开关选择装置。