[发明专利]减少集成电路制造过程中侧壁堆积的金属蚀刻方法无效
| 申请号： | 98114980.4 | 申请日： | 1998-06-18 |
| 公开（公告）号： | CN1204864A | 公开（公告）日： | 1999-01-13 |
| 发明（设计）人： | 穆尼尔·D·纳依姆;斯图尔特·M·伯恩斯;南希·格雷科;史蒂夫·格雷科;维林德尔·格雷沃尔;厄内斯特·莱文;马萨金·纳里塔;布鲁诺·斯伯尔 | 申请（专利权）人： | 西门子公司;株式会社东芝;国际商业机器公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/82;C23F4/00 |
| 代理公司： | 柳沈知识产权律师事务所 | 代理人： | 陶凤波 |
| 地址： | 联邦德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在等离子处理室中蚀刻穿过一叠层上的选定部分的方法,所述叠层包括一金属化层;一第一阻挡层,它设置在所述金属化层附近;和一光致抗蚀剂层,它设置在所述金属化层上面,该方法包括使用高溅射成分蚀刻至少部分蚀刻穿过所述第一阻挡层;和使用低溅射成分蚀刻至少部分蚀刻穿过所述金属化层,所述低溅射成分蚀刻的溅射成分比所述高溅射成分蚀刻的溅射成分低。 | ||
| 搜索关键词： | 减少 集成电路 制造 过程 侧壁 堆积 金属 蚀刻 方法 | ||
【主权项】：
1．一种用于在等离子处理室中蚀刻穿过一叠层上的选定部分的方法，所述叠层包括：一金属化层；一第一阻挡层，它设置在所述金属化层附近；和一光致抗蚀剂层，它设置在所述金属化层上面，该方法包括：使用高溅射成分蚀刻，至少部分蚀刻穿过所述第一阻挡层；和使用低溅射成分蚀刻，至少部分蚀刻穿过所述金属化层，所述低溅射成分蚀刻的溅射成分比所述高溅射成分蚀刻的溅射成分低。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司;株式会社东芝;国际商业机器公司，未经西门子公司;株式会社东芝;国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98114980.4/，转载请声明来源钻瓜专利网。
- 上一篇：离子交换树脂、它们的制备方法和用途
- 下一篇：控制接收信号电平的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
