[发明专利]半导体集成电路器件无效
| 申请号： | 98120853.3 | 申请日： | 1998-09-30 |
| 公开（公告）号： | CN1214516A | 公开（公告）日： | 1999-04-21 |
| 发明（设计）人： | 佐佐木敏夫;田中裕二;柳泽一正;田中均;佐藤润;宫本崇;大塚真理子;中西悟;鲇川一重;渡部隆夫 | 申请（专利权）人： | 株式会社日立制作所;日立超爱尔爱斯爱系统股份有限公司 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40;H01L27/10 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 付建军 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 与逻辑电路混合布局的RAM模块具有多个存储器堆及一个控制电路。分别相应于各个存储器堆并以串联形式电连接的算术电路。固定的地址设置信号提供给初始级算术电路的输入端。提供给下一级或次级算术电路的输入信号或从其输出的信号被定义为自－指定(own－assigned)地址信号。与上述的每一个算术电路有关的比较器比较地址信号与存储器访问时的地址信号输入。基于最终的一致信号选择相应的存储器堆。 | ||
| 搜索关键词： | 半导体 集成电路 器件 | ||
【主权项】：
1．一种半导体集成电路器件，包括：多个存储器堆；以及共用于所述多个存储器堆的控制电路；所述多个存储器堆每一个都包括：存储矩阵；给输入地址信号加上或减去预定的值以形成输出地址信号的算术电路；比较器，它判定输入地址信号或输出地址信号之一与共同提供给所述多个存储器堆的堆选择信号之间一致与否；以及其中相应于所述的存储器堆的多个所述的算术电路以串联形式连接，以及当所述的比较器的判定结果为一致时，相应于所述判定一致与否的比较器的存储器堆中的相应存储矩阵被激活。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所;日立超爱尔爱斯爱系统股份有限公司，未经株式会社日立制作所;日立超爱尔爱斯爱系统股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98120853.3/，转载请声明来源钻瓜专利网。
