[发明专利]具有一个编程区域的非易失性半导体存储器件在审
| 申请号： | 99100819.7 | 申请日： | 1999-02-23 |
| 公开（公告）号： | CN1228600A | 公开（公告）日： | 1999-09-15 |
| 发明（设计）人： | 小畑弘之 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C16/00 | 分类号： | G11C16/00 |
| 代理公司： | 中科专利代理有限责任公司 | 代理人： | 刘晓峰 |
| 地址： | 日本国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个快速EEPROM包括非易失存储单元阵列,每个存储单元都具有一个双栅极结构的单元晶体管和一个用于单元晶体管的浮置栅极的编程区。该快速EEPROM是属于编程,快速擦除和读模式,每个是一种字节接字节模式。该快速EEPROM包括第一到第三选择晶体管,用于从未选中的晶体管中切断选中的晶体管的源极,漏极和控制栅极,用于抑制单元晶体管之间的干扰。 | ||
| 搜索关键词： | 具有 一个 编程 区域 非易失性 半导体 存储 器件 | ||
【主权项】：
1．一种非易失性半导体存储器件包括：一个半导体基片，一个包括一组非易失性半导体存储单元的存储单元阵列，其中每个存储单元包括一个在半导体基片上具有源极与漏极区域的单元晶体管，和每个都与所述源极和漏极区域相关设置的一个浮置栅极和一个控制栅极，以及一个形成在所述部分所述浮置栅极下面的半导体基片的一部分上的编程区域；一组每个都为所述非易失性半导体存储单元的一个对应行而设置的字线；一组每个都为所述非易失性半导体存储单元的一个对应列而设置的位线；一个为每组所述单元晶体管而设置的第一选择晶体管，用来响应相应一条所述字线的选择以便施加一个第一固定电压到相应所述单元晶体管组的漏极和控制栅极；一个第二选择晶体管，用来响应相应一条所述字线的选择以便施加一个第二固定电压到所述编程区域；以及一个为每个所述单元晶体管而设置的第三选择晶体管，用来响应相应一条所述字线的选择以便施加一个所述第一固定电压到所述单元晶体管组的源极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99100819.7/，转载请声明来源钻瓜专利网。
