[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 99103030.3 申请日: 1999-03-19
公开(公告)号: CN1230022A 公开(公告)日: 1999-09-29
发明(设计)人: 佐甲隆 申请(专利权)人: 日本电气株式会社
主分类号: H01L21/8239 分类号: H01L21/8239;H01L21/28;H01L27/10
代理公司: 中原信达知识产权代理有限责任公司 代理人: 穆德骏,余朦
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供有多个存储器单元的半导体存储器,可不进行光刻工艺就形成在电容绝缘膜上形成的、且通过在其上的层间绝缘膜与配置的上层布线的连接。在半导体存储器中,通过设置在绝缘膜中的开孔与扩散区连接,在形成电容器下部电极时,还在存储器单元阵列相邻的区域,与电容器下部电极相同的层中同时设置虚设电极。通过电容绝缘膜形成电容器上部电极,通过在其上形成的层间绝缘膜的开孔,将埋设在夹在虚设电极沟中的电容器上部电极与上层电极连接。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体存储器的制造方法,该半导体存储器具有配置多个存储器单元的存储器阵列,所述存储器单元有在基片上按柱状形成的下部电极,和在下部电极上形成的电容绝缘膜和上部电极,其特征在于该方法包括:在所述存储器单元阵列的所述下部电极形成时,在同一工艺中,形成由与所述下部电极相同的构件构成的虚设图形,在所述存储器单元阵列的所述下部电极和所述虚设图形上形成所述电容绝缘膜后,在用所述存储器单元阵列的所述电容绝缘膜覆盖的所述下部电极和所述虚设图形之间的区域中,通过埋设导电构件形成所述上部电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/99103030.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top