[发明专利]存储器地址发生电路和半导体存储器件无效
| 申请号： | 99103390.6 | 申请日： | 1999-03-17 |
| 公开（公告）号： | CN1229992A | 公开（公告）日： | 1999-09-29 |
| 发明（设计）人： | 大野一树 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34;G11C8/00 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在此公开一种具有用于实现快速读/写操作的脉冲方式的半导体存储器件(1100)。其中包括一个具有锁存并增加一个包括m个位的起始地址的n个最低有效位的地址计数器(102)的存储器地址发生电路(100),该地址计数器(102)产生一计数数值。一地址锁存器(104)锁存该起始地址的m－n个最高位,并且该结束地址计算电路(106)通过从该起始地址的n个最低位减1产生一个脉冲结束地址。 | ||
| 搜索关键词： | 存储器 地址 发生 电路 半导体 存储 器件 | ||
【主权项】：
1．一种用于具有读和/或写操作功能的半导体存储器中的存储器地址发生电路，其中包括：多个用于接收具有m个位的一起始地址的多个端子；一个锁存来自m位起始地址的n个较低位的计数器，该计数器根据时钟信号增加该n个最低位以产生一计数值；一个用于锁存起始地址的m-n个较高位的地址锁存器；一结束地址运算电路，其用于通过从m位起始地址的n个较低位中减去一个而产生一脉冲结束地址；一比较器电路，它用于当计数值与结束地址相匹配时，产生具有预定电平的一脉冲结束信号；以及其中读/写操作是通过在该脉冲结束信号产生时停止该计数器的增加而实现的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99103390.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体集成电路的数据传送电路
- 下一篇：卡数据认证系统
