[发明专利]半导体同步存储器件及其控制方法无效
| 申请号： | 99105771.6 | 申请日： | 1999-04-13 |
| 公开（公告）号： | CN1232269A | 公开（公告）日： | 1999-10-20 |
| 发明（设计）人： | 前田和范 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C11/41 | 分类号： | G11C11/41;G11C11/34 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏,余朦 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体同步存储器件,其响应外部命令(CSB/RASB/CASB/WE)由此将数据位写入存储单元阵列(31)并从存储单元阵列(31)读出数据位,当外部电源开始向电源(44)提供外部电源电压时,内部电源电压向固定电平上升,屏蔽信号发生器(46a)响应外部屏蔽信号(DMQ)而产生内部屏蔽信号(OEMSK),由此使数据端口(48)进入高阻状态,从而防止外部器件(51)出现不确定的数据信号。 | ||
| 搜索关键词： | 半导体 同步 存储 器件 及其 控制 方法 | ||
【主权项】：
1．一种半导体同步存储器件，包括：存储单元阵列(31)，其包括用于存储数据信息条的多个存储位置；数据缓冲器(47)，其连接到数据端口(48)，并具有将所述数据端口(48)在高阻状态、在代表所选择的数据信息的第一电位电平和代表另一数据信息的低电位电平之间改变的输出电路(47A)；寻址装置(32/33/34/35/36/37/39/40/43)，其选择性地将所述多个存储位置连接到所述数据缓冲器(47)；以及电源(44)，其从外部电源电压(PW)产生固定电平的内部电源电压，其特征在于，还包括控制装置(41/42/45/46/47)，其响应外部控制信号(DQM)，由此产生第一内部控制信号(OEMSK)，当所述内部电源电压向所述固定电平上升时，使所述输出电路(47a)将所述数据端口(48)变为所述高阻状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99105771.6/，转载请声明来源钻瓜专利网。
- 上一篇：分解废水中的芳族硝基化合物
- 下一篇：具有卡处理功能的键盘及其控制方法
